```
Family list
15 family members for: JP6268212
Derived from 10 applications
     Transistor, semiconductor circuit, and method of forming the same
     Inventor: ZHANG HONGYONG (JP); UOCHI HIDEKI Applicant: SEMICONDUCTOR ENERGY LAB (JP)
     (JP); (+1)
     EC: H01L21/20D; H01L21/336D2B; (+5)
                                                IPC: H01L21/20; H01L21/336; H01L21/8238
                                                (+14)
     Publication info: CN1094851 A - 1994-11-09
                       CN1126179C C - 2003-10-29
    Transistor, semiconductor circuit and making method thereof
     Inventor: HIROYU CHO (JP); HIDEKI UOCHI (JP); Applicant: SEMICONDUCTOR ENERGY LAB (JP)
     (+1)
     EC: H01L21/20D; H01L21/336D2B; (+5)
                                                IPC: H01L21/20; H01L21/336; H01L21/8238
                                                (+13)
     Publication info: CN1215223 A - 1999-04-28
                       CN1221018C C - 2005-09-28
     Method for producing transistor and semiconductor device circuit
     Inventor: MUTSUO ZHANG HONG-YONG UOCHI H Applicant: SEMICONDUCTOR ENERGY LAB K K (JF
     EC:
                                                IPC: H01L21/20; H01L21/336; H01L21/265 (+
     Publication info: CN1741257 A - 2006-03-01
     SEMICONDUCTOR CIRCUIT AND MANUFACTURE THEREOF
     Inventor: CHIYOU KOUYUU; TAKAYAMA TORU;
                                                Applicant: SEMICONDUCTOR ENERGY LAB
     (+2)
     EC:
                                                IPC: H01L21/20; H01L21/265; H01L21/324 (+
     Publication info: JP3359689B2 B2 - 2002-12-24
                       JP6268212 A - 1994-09-22
     THIN FILM TRANSISTOR AND PREPARATION THEREOF
     Inventor: CHIYOU KOUYUU; UOJI HIDEKI; (+2)
                                                Applicant: SEMICONDUCTOR ENERGY LAB
     EC:
                                                IPC: H01L21/20; H01L21/265; H01L21/324
     Publication info: JP3369244B2 B2 - 2003-01-20
                       JP6267980 A - 1994-09-22
     THIN FILM TRANSISTOR AND ITS MANUFACTURE
     Inventor: CHO KOYU; UOJI HIDEKI; (+2)

    Applicant: SEMICONDUCTOR ENERGY LAB

     EC:
                                                IPC: H01L21/20; H01L21/265; H01L21/336 (+
     Publication info: JP3369530B2 B2 - 2003-01-20
                       JP2000269514 A - 2000-09-29
    TR AND SEMICODUCTOR CIRCUIT FABRICATION METHOD
     Inventor: JAG HONG YOUNG (JP); UOJJI HIDEKI
                                                Applicant: SEMICONDUCTOR ENERGY LAB K K (JF
     (JP); (+3)
                                                IPC: H01L21/20; H01L21/336; H01L21/8238
     EC: H01L21/20D; H01L21/336D2B; (+5)
                                                (+11)
     Publication info: KR100197780B B1 - 1999-06-15
    TRANSISTOR AND SEMICONDUCTOR DEVICE CIRCUIT
     Inventor: ZHANG HONG-YONG (JP); UOCHI HIDEKI Applicant: SEMICONDUCTOR ENERGY LAB K K (JF
     (JP); (+3)
     EC:
                                                IPC: H01L29/786; H01L29/66; (IPC1-7):
                                                H01L29/786
     Publication info: KR100229055B B1 - 1999-11-01
     Semiconductor device employing crystallization catalyst
     Inventor: ZHANG HONGYONG (JP); UOCHI HIDEKI Applicant: SEMICONDUCTOR ENERGY LAB (JP)
```

10 Method of forming a thin film transistor

EC: H01L21/20D; H01L21/336D2B; (+5)

Publication info: US5569936 A - 1996-10-29

(JP); (+3)

IPC: H01L21/20; H01L21/336; H01L21/8238

Inventor: ZHANG HONGYONG (JP); UOCHI HIDEKI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: H01L21/20D; H01L21/336D2B; (+5)

IPC: H01L21/20; H01L21/336; H01L21/8238

Publication info: US5595923 A - 1997-01-21

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR CIRCUIT AND MANUFACTURE THEREOF

Patent number:

JP6268212

Publication date:

1994-09-22

Inventor:

CHIYOU KOUYUU; TAKAYAMA TORU; YAMAMOTO

MUTSUO; TAKEMURA YASUHIKO

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

H01L21/20; H01L21/265; H01L21/324; H01L21/336; H01L29/78; H01L29/786; H01L21/02; H01L29/66;

(IPC1-7): H01L29/784; H01L21/20; H01L21/265;

H01L21/324


- european:

Application number: JP19930079000 19930312 Priority number(s): JP19930079000 19930312

Report a data error here

Abstract of JP6268212

PURPOSE:To form the two kinds of FET, for which high mobility and a low leak current are required, while mass-productivity is being maintained by a method wherein the density of a crystalline silicon film and the catalytic element in an amorphous silicon film is specifically prescribed. CONSTITUTION:After a silicon oxide base film 11 has been formed on a substrate 10, an amorphous silicon film 12 is deposited, and it is crystallized in a hydrogen reduction atmosphere. As a result, the amorphous silicon film located on the lower part of a nickel silicide film 13 becomes a crystal silicon film 12a. On the other hand, the silicon film on the region, where a nickel silicide film is not present, is the silicon film 12a in the amorphous state. In order to have crystallization makes progress, at least the density of one element of catalytic material of 1X10<17>cm<-3> or more, or desirably 1X10<18>cm<-3> or more is required. Also, in order to maintain the amorphous state without having crystallization make progress, it is necessary that the density of 1X10<17>cm<-3> or less, desirably 1X10<16>cm<-3> or less is required.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

四公開特許公報(A)

(11)特許出願公開番号

特開平6-268212

(43)公開日 平成6年(1994)9月22日

(51) Int. CL. "

識別記号

F I

HOLL 29/784

21/20

8122-4M

21/265

9056-4M

1101L 29/78

311

8617-4M

21/265

審査請求 未請求 請求項の数10 FD

(全7頁)

最終真に続く

(21)出願番号

特順平5-79000

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

平成5年(1993)3月12日 (22)出版[日

(72) 発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 高山 徹

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 山本 睦夫

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終真に続く

(54) 【発明の名称】半導体回路およびその作製方法

(57) 【要約】

【目的】 結晶性シリコンの活性層を有する薄膜トラン ジスタとアモルファスシリコンの活性層を有する薄膜ト ランジスタを有する半導体回路およびそのような回路を 作製するための方法を提供する。

【構成】 アモルファスシリコン膜に密着して触媒元素 を有する物質を形成し、もしくはアモルファスシリコン 膜中に触媒元素を導入し、このアモルファスシリコン膜 を、通常のアモルファスシリコンの結晶化温度よりも低 い温度でアニールすることによって、選択的に結晶化を おこない、結晶化した領域をアクティブマトリクス回路 の周辺駆動回路に使用される結晶シリコンTFTに、ア モルファスのままの領域を画素回路に使用されるアモル ファスシリコンTFTに用いる。



- 10

【特許請求の範囲】

【請求項1】 基板上に、結晶性シリコン膜の活性領域 を有する薄膜トランジスタと、アモルファスシリコン膜 の活性領域を有する薄膜トランジスタとを有する半導体 回路において、前記結晶性シリコン膜およびアモルファ スシリコン膜は同一層内にあり、前記結晶性シリコン膜 中には、101cm またはそれ以上の濃度の触媒元素 を有し、前記アモルファスシリコン膜での触媒元素の濃 度は、10°cm3未満であることを特徴とする半導体 回路。

【請求項2】 請求項1において、該結晶性シリコン膜 中の触媒元素の濃度は5×101°cm1以上であること を特徴とする半導体回路。

【請求項3】 請求項1において、該アモルファスシリ コン膜中の触媒元素の濃度は1×10' cm 以下であ ることを特徴とする半導体回路。

【請求項4】 請求項1において、触媒元素は、ニッケ ル、鉄、コバルト、白金の少なくとも1つであることを 特徴とする半導体回路。

【請求項5】 請求項1において、アモルファスシリコ 20 ン膜の活性領域を有する薄膜トランジスタをアクティブ マトリクス領域のトランジスタに使用したことを特徴と する半導体回路。

【請求項6】 請求項1において、結晶性シリコン膜の 活性領域を有する薄膜トランジスタをシフトレジスタ回 路に使用したことを特徴とする半導体回路。

【請求項7】 請求項1において、触媒元素の濃度は2 次イオン質量分析法によって測定された最小値によって 定義されることを特徴とする半導体回路。

【請求項8】 基板上に、結晶性シリコン膜の活性領域 30 を有する薄膜トランジスタと、アモルファスシリコン膜 の活性領域を有する薄膜トランジスタとを有する半導体 回路において、前記結晶性シリコン膜およびアモルファ スシリコン膜は同一層内にあり、前記結晶性シリコン膜 中に含有される触媒元素の濃度は前記アモルファスシリ コン膜での触媒元素の濃度の10倍以上であるあること を特徴とする半導体回路。

【請求項9】 アモルファスシリコン膜およびそれに密 着して触媒元素を有する物質を選択的に形成する第1の 1.程と、

通常のアモルファスシリコンの結晶化温度よりも低い温 度においてアニールすることにより、前記触媒元素の密 着した部分のアモルファスシリコン膜を結晶化させる第 2の工程と、

少なくともしつのアモルファスシリコンの領域と少なく とも1つの結晶性シリコンの領域をパターニングする第

前記アモルファスシリコンの領域と結晶性シリコンの領 域に、それぞれ少なくとも1つのゲイト電極を形成する

製方法。

【請求項10】 アモルファスシリコン膜に触媒元素を 導入する第1の工程と、

通常のアモルファスシリコンの結晶化温度よりも低い温 度においてアニールすることにより、前記触媒元素の密 着した部分のアモルファスシリコン膜を結晶化させる第

少なくとも1つのアモルファスシリコンの領域と少なく とも1つの結晶性シリコンの領域をパターニングする第 3の工程と、

前記アモルファスシリコンの領域と結晶性シリコンの領 域に、それぞれ少なくとも1つのゲイト電極を形成する 第4の工程とを有することを特徴とする半導体回路の作 製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T FT)を複数個有する半導体回路および作製方法に関す るものである。本発明によって作製される薄膜トランジ スタは、ガラス等の絶縁基板上、単結晶シリコン等の半。 導体基板上、いずれにも形成される。特に本発明は、モ ノリシック型アクティブマトリクス回路(液晶ディスプ レー等に使用される)のように、低速動作のマトリクス 回路と、それを駆動する高速動作の周辺回路を有する半 導体回路に関する。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層 (活性領域ともいう) を有する絶縁ゲイト型の半導体装 置の研究がなされている。特に、薄膜状の絶縁ゲイトト ランジスタ、いわゆる薄膜トランジスタ (TFT) が熱 心に研究されている。これらは、透明な絶縁基板上に形 成され、マトリクス構造を有する液晶等の表示装置にお いて、各画素の制御用に利用することや駆動回路に利用 することが目的であり、利用する半導体の材料・結晶状 態によって、アモルファスシリコンTFTや結晶性シリ コンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移 動度は小さく、したがって、高速動作が要求されるTF Tには利用できない。また、アモルファスシリコンで 40 は、P型の電界移動度は著しく小さいので、Pチャネル 型のTFT (PMOSのTFT) を作製することができ ず、したがって、Nチャネル型TFT(NMOSのTF T) と組み合わせて、相補型のMOS回路(CMOS) を形成することができない。

【0004】しかしながら、アモルファス半導体によっ て形成したTFTはOFF電流が小さいという特徴を持 つ。そこで、液晶ディスプレーのアクティブマトリクス の画素回路のトランジスタのように、それほどの高速動 作が要求されず、一方の導電型だけで十分であり、か 第4の工程とを有することを特徴とする半導体回路の作 50 つ、電荷保持能力の高いTFTが必要とされる用途に利 用されている。しかしながら、高速動作が要求される周 辺回路には利用できなかった。

【0005】一方、結晶半導体は、アモルファス半導体 しくによりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、NMOSのTETだけ 等をデでなく、PMOSのTETも同様に得られるのでCMO で成く、PMOSのTETも同様に得られるのでCMO で形成を形成することが可能で、例えば、アクティブマールファトリクス部分のみならず、周辺回路(ドライバー等)を使で熱もCMOSの結晶性TETで構成する、いわゆるモノリー10 きる。シック構造を有するものが知られている。 【00

【0006】しかしながら、結晶性シリコンTFTはゲイトに電圧が印加されていないとき(非選択時)のリーク電流がアモルファスシリコンTFTに比べて大きく、液晶ディスプレーで使用するには、このリーク電流を補うための補助容量を設け、さらにTFTを2段直列にしてリーク電流を減じるという手段が講じられた。

【0007】図3には、液晶ディスプレーに用いられるアクティブマトリクス回路のブロック図を示す。基板7上には周辺ドライバー回路として、列デコーダー1、行 20デコーダー2が設けられ、また、マトリクス領域3にはトランジスタとキャバシタからなる画素回路4が形成され、マトリクス領域と周辺回路とは、配線5、6によって接続される。周辺回路に用いるTFTは高速動作が、また、画素回路に用いるTFTは低リーク電流が要求されたが、それらの特性は物理的に矛盾するものであるが、同一基板上に同一プロセスで形成することが求められていた。

【0008】通常、結晶性シリコンを得るには600℃程度の温度での長時間のアニールか、もしくは1000℃以上の高温でのアニールが必要であった。例えば、アモルファスシリコンTFTの高いOFF抵抗を利用し、なおかつ、同一基板上にモノリシックに高い移動度を有するポリシリコンTFTの周辺回路を形成しようとすることは上記のアニール工程においてアモルファスシリコンが結晶化してしまうため不可能であった。

[0009]

【発明が解決しようとする課題】本発明はこのような困難な課題に対して解答を与えんとするものであるが、そのためにプロセスが複雑化し、歩留り低ドやコスト上昇40る。を招くことは望ましくない。本発明の主旨とするところは、高移動度が要求されるTFTと低リーク電流が要求されるTFTという2種類のTFTを最小限のプロセスの変更によって、量産性を維持しつつ、容易に作り分けることにある。

[0010]

【課題を解決するための手段】本発明者の研究の結果、 する。この結果、 実質的にアモルファス状態のシリコン被膜に微量の触媒 るトランジスタをする 材料を添加することによって結晶化を促進させ、結晶化 することができる。 温度を低下させ、結晶化時間を短縮できることが明らか 50 本発明を説明する。

になった。触媒材料としては、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金(Pi)の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの触媒元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの触媒元素を導入し、その後、これを適当な温度、典型的には580℃以下の温度で熱アニールすることによって結晶化させることができる。

【0011】さらに化学的気相成長法(CVD法)によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加しておい、当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、自金の濃度が大きいほど結晶化時間が短いという関係がある。本発明人の研究では、結晶化を進行させるには、これらのうちの少なくとも1つの元素の濃度が1×101°cm1以上、好ましくは5×101°cm1以上でですることが必要であることがわかった。

【0012】なお、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその濃度が低いことが望まれる。本発明人の研究では、これらの触媒材料の濃度は合計して1×10°cm′を越えないことが望まれる。

【0013】さらに、注目すべき事柄は、このような触媒材料の存在しない領域では全く結晶化を進行させることなく、アモルファス状態を維持できることである。例えば、通常、このような触媒材料を有しない、典型的にはその濃度が1×10¹¹ c m⁻¹以下、好ましくは1×10¹¹ c m⁻¹以下のアモルファスシリコンの結晶化は600℃以上の温度で開始されるが、580℃以下では全く進行しない。ただし、300℃以上の雰囲気ではアモルファスシリコン中のダングリングボンドを中和するのに必要な水素が離脱するので、良好な半導体特性を得るにはアニールは水素雰囲気でおこなわれることが望まれること

【0014】本発明では、上記の触媒材料による結晶化の特徴を生かして、アモルファスシリコン膜を形成して、一部を選択的に結晶化させて、アクティブマトリクス回路の周辺回路の結晶シリコンTFTに用い、他のアモルファス状態の部分をマトリクス領域(画素回路)のアモルファスシリコンTFTとして用いることを特徴とする。この結果、低リーク電流と高速動作という矛盾するトランジスタを有する回路を同一基板上に同時に形成することができる。以下に実施例を用いて、より詳細に本発明を第四本名

[0015]

【実施例】〔実施例1〕 本実施例は同一基板上に実質 的に同一プロセスによって、結晶シリコンTFTとアモ ルファスシリコンTFTを形成する例を示す。図1に本 実施例の作製工程の断面図を示す。まず、基板(コーニ ング7059)10上にスパッタリング法によって厚さ 2000人の酸化珪素の下地膜11を形成した。さら に、プラズマCVD法によって、厚さ500~1500 人、例えば1500人の真性(1型)のアモルファスシ リコン膜 12を堆積した。連続して、スパッタリング法 10 によって、厚さ5~200Å、例えば20人の珪化ニッ ケル版 (化学式NiSi, 、0.4≦x≦2.5、例え ば、x=2. 0) 13を図に示すように選択的に形成し た。(図1(A))

【0016】そして、これを水素還元雰囲気下(好まし くは、水素の分圧がり、1~1気圧)、500℃で4時 間アニールして結晶化させた。この結果、珪化ニッケル 膜13の下方のアモルファスシリコン膜は結晶化して結 品シリコン膜 I 2 a となった。一方、珪化ニッケル膜の 存在しなかった領域のシリコン膜はアモルファス状態の 20 まま (12b) であった。 (図1(B))

【0017】得られたシリコン膜をフォトリソグラフィ 一法によってバターニングし、島状シリコン領域14a (結晶シリコン領域) および 1 4 b (アモルファスシリ コン領域)を形成した。さらに、スパッタリング法によ って厚さ1000人の酸化珪素膜15をゲイト絶縁膜と して堆積した。スパッタリングには、ターゲットとして 酸化珪素を用い、スパッタリング時の基板温度は200 ~400℃、例えば350℃、スパッタリング雰囲気は 酸素とアルゴンで、アルゴン/酸素=0~0.5、例え 30 ばり、1以下とした。引き続いて、減圧CVD法によっ て、厚さ6000~8000A、例えば6000Aのシ リコン膜(0.1~2%の燐を含む)を堆積した。な お、この酸化珪素とシリコン膜の成膜工程は連続的にお こなうことが望ましい。そして、シリコン膜をパターニ ングして、ゲイト電極16a、16b、16cを形成し た。 (図1 (C))

【0018】次に、ブラズマドーピング法によって、シ リコン領域にゲイト電極をマスクとして不純物(燐およ フィン (PH,) およびジボラン (B, H,) を用い、 前者の場合は、加速電圧を60~90kV、例えば80 k V、後者の場合は、40~80k V、例えば65k V とした。ドース量は1×101~8×1015cm1、例 えば、燐を2×101cm1、ホウ素を5×1011とし た。この結果、P型の不純物領域17a、N型の不純物 領域 1 7 りおよび 1 7 でが形成された。なお、この際に は、燐のドーピングの後に、ニッケルを 1×10¹¹~1 × 10''cm'、例えば5×10''cm'ドーヒングし た。(図1(D))

【0019】その後、水素還元雰囲気中、500℃で4 時間アニールすることによって、不純物を活性化させ た。このとき、先に結晶化された領域14aにはニッケ ルが拡散しているので、このアニールによって再結晶化 が容易に進行し、また、島状半導体領域14bにおいて も、燐のドーピングされた領域17cにはニッケルも同 時にドーピングされているので、この程度のアニールで も十分に結晶化した。こうして不純物領域17a~17 cが活性化した。なお、アモルファスシリコンTFTの 活性領域にはニッケルが存在しないので結晶化しなかっ た、続いて、厚さ6000人の酸化珪素膜18を層間絶 緑物としてプラズマCVD法によって形成し、これにコ ンタクトホールを形成して、金属材料、例えば、窒化チ タンとアルミニウムの多層膜によって結晶シリコンTF Tの電極・配線19a、19b、19c、アモルファス シリコンTFTの電極・配線19d、19cを形成し た。最後に、1気圧の水素雰囲気で350℃、30分の アニールをおこなった。以上の工程によって半導体回路 が完成した。(図1(E))

得られたTFTの活性領域に含まれるニッケルの濃度を 2次イオン質量分析(SIMS)法によって測定したと ころ、結晶シリコンTFTでは、1×10¹¹~5×10 '゚cm゚のニッケルが観測されたが、アモルファスシリ コンではニッケルは測定限界(1×10''cm')以下 であった。

【0020】〔実施例2〕 本実施例は、結晶シリコン TFTを周辺ドライバー回路に、また、アモルファスシ リコンTFTを画素回路に用いたものである。図2に本 実施例の作製工程の断面図を示す。基板 (コーニング7) 059)20上にスパッタリングによって厚さ500~ 2000人、例えば1000人のタンタル被膜を形成 し、これをパターニングしてアモルファスシリコンTF Tのゲイト電極配線21を形成した。タンタルの配線の 周囲には、陽極酸化によって厚さ1000~3000 A、例えば1500Aの陽極酸化膜22を設けた。

【0021】そして、スパッタリング法によって、厚さ 2000人の酸化珪素膜23を形成した。この酸化珪素 膜23は、アモルファスシリコンTFTのゲイト絶縁膜 として機能すると同時に、結晶シリコンTFTの下地絶 びホウ素)を注入した。ドーピングガスとして、フォス(40)縁膜としても機能する。その後、プラズマCVD法によ って、厚さ200~1500人、例えば500人のアモ ルファスシリコン膜24を堆積した。そして、アモルフ ァスシリコン膜24をフォトレジスト25でマスクし て、イオン注入法によって選択的にニッケルイオンを注 入し、ニッケルがし×10'`~2×10''cm'、例え ば、5×1011cm 1だけ含まれるような領域26を作 製した。

> 【0022】この領域26の深さは200~500人と し、加速エネルギーはそれに合わせて最適なものを選択 50 した。また、結晶性シリコンTFTにおいて活性領域と

【0024】その後、このシリコン膜をパターニングし て、島状シリコン領域27a(結晶シリコン領域)およ び27b(アモルファスシリコン領域)を形成した。さ らに、テトラ・エトキシ・シラン(Si(OC, H。) , 、TEOS)と酸素を原料として、プラズマCVD法 によって結晶シリコンTFTのゲイト絶縁膜として、厚 さ1000人の酸化珪素28を形成した。原料には、上 記ガスに加えて、トリクロロエチレン(C. HC I。) を用いた。成膜前にチャンバーに酸素を4005CCM 流し、基板温度300℃、全圧5Pa、RFパワー15 0 Wでプラズマを発生させ、この状態を10分保った。 その後、チャンバーに酸素300SCCM、TEOSを 15SCCM、トリクロロエチレンを2SCCMを導入 して、酸化珪素膜の成膜をおこなった。基板温度、RF パワー、全圧は、それぞれ300℃、75W、5Paで あった。成膜完了後、チャンパーに100Torrの水 素を導入し、350℃で35分の水素アニールをおこな。 った。

【0025】引き続いて、スパッタリング法によって、 厚さ6000~8000A、例えば6000Aのアルミ ニウム膜(2%のシリコンを含む)を堆積した。アルミ ニウムの代わりにタンタル、チタン、タングステン、モ リブテンでもよい。なお、この酸化珪素28とアルミニ ウム膜の成膜工程は連続的におこなうことが望ましい。 そして、アルミニウム膜をパターニングして、TFTの ゲイト電極29a、29bを形成した。さらに、このア ルミニウム配線の表面を陽極酸化して、表面に酸化物層 を形成した。陽極酸化は、酒石酸の1~5%エチレング 40 リコール溶液中でおこなった。得られた酸化物層の厚さ は2000人であった。また、裏面からの露光によっ て、アモルファスシリコンTFTのシリコン上にゲイト 電極21に自己整合的にフォトレジストのマスク30を 形成した。 (図2(C))

【0026】次に、ブラズマドービング法によって、シ リコン領域に不純物(燐)を注入した。ドーピングガス として、フォスフィン(P目。) を用い、加速電圧を6 0~90kV、例えば80kVとした。ドース量は1×

とした。このようにしてN型の不純物領域3 Laおよび 31 c を形成した。さらに、今度は左側の結晶シリコン TFT (Nチャネル型TFT) およびアモルファスシリ コンTFT(マトリクス領域)をフォトレジストでマス クして、再び、ブラズマドーピング法で右側の結晶シリ コンTFT (PチャネルTFT) のシリコン領域に不純 物(ホウ素)を注入した。ドーピングガスとして、ジボ ラン(B: II。)を用い、加速電圧を50~80kV、 例えば65kVとした。ドース量は1×10¹¹~8×1 10 01°cm⁻¹、例えば、先に注入された燐より多い5×1 01°cm とした。このようにしてP型の不純物領域3 しりを形成した。

【0027】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー (波長248 nm、パルス幅20 n s c c)を用いたが、その他のレーザー、例えば、XcFエ キシマーレーザー (波長353nm)、XeClエキシ マーレーザー(波長308nm)、ArFエキシマーレ ーザー(波長193nm)等を用いてもよい。レーザー 20 のエネルギー密度は、200~400mJ/cm 、例 えば250mJ/cm²とし、1か所につき2~10シ ョット、例えば2ショット照射した。レーザー照射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 温度によって変わることに注意しなければならない。な お、アモルファスシリコンTFTの活性領域は、その上 にマスク30が存在するため結晶化しなかった。この結 果、結晶シリコンTFTの不純物領域31a、31bお よびアモルファスシリコンTFTの不純物領域31cが 30 活性化された。(図2(D))

【0028】続いて、層間絶縁物として厚さ2000人 の酸化珪素膜32をTEOSを原料とするプラズマCV D法によって形成し、さらに、スパッタリング法によっ て、厚さ500~1000A、例えば800Aのインジ ウム錫酸化膜(ITO)を堆積した。そして、これをエ ッチングして画素電極33を形成した。さらに、層間絶 縁物32ににコンタクトホールを形成して、金属材料、 例えば、窒化チタンとアルミニウムの多層膜によって結 **品シリコンTFT(周辺ドライバー回路)のソース、ド・** レイン電極・配線34a、34b、34cおよびアモル ファスシリコンTFT(画素回路)の電極・配線34 d、34cを形成した。以上の工程によって半導体回路 が完成した。 (図2 (E))

【0029】作製された半導体回路において、結晶シリ コンTFT (周辺ドライバー回路) の特性は従来の60 0℃のアニールによって結晶化する工程によって作製さ れたものとは何ら劣るところはなかった。例えば、本実 施例によって作成したシフトレジスタは、ドレイン電圧 15VでLIMH2、17VでL6MH2の動作を確認 10''~8×10''cm'、例えば、2×10''cm' 50 できた。また、信頼性の試験においても従来のものとの

差を見出せなかった。さらに、アモルファスシリコンT FT (画素回路) の特性に関しては、リーク電流は10 '' A以下であった。

[0030]

【発明の効果】本発明によって、同一基板上に、同一プ ロセスによって、高速動作が可能な結晶性シリコンTF Tと低リーク電流を特徴とするアモルファスシリコンT FTを形成することができた。これを液晶ディスプレー に応用した場合には、量産性の向上と特性の改善が図ら れる。

【0031】また、本発明は、例えば、500℃という ような低温、かつ、4時間という短時間でシリコンの結 晶化をおこなうことによっても、スループットを向上さ せることができる。加えて、従来、600℃以上のプロ セスを採用した場合にはガラス基板の縮みやソリが歩留 り低下の原因として問題となっていたが、本発明を利用 することによってそのような問題点は一気に解消してし

【0032】このことは、大面積の基板を一度に処理で きることを意味するものである。すなわち、大面積基板 20 ム) を処理することによって、1枚の基板から多くの半導体

回路(的理権回路等)を切りだすことによって単価を大 幅に低下させることができる。このように本発明は工業 上有益な発明である。

【図面の簡単な説明】

実施例1の作製工程断面図を示す。 【図1】

実施例2の作製工程断面図を示す。 【図2】

モノリシック型アクティブマトリクス回路 【図3】 の構成例を示す。

【符号の説明】

10 10・・・基板

11・・・下地絶縁膜(酸化珪素)

12・・・アモルファスシリコン膜

13・・・珪化ニッケル膜

14・・・島状シリコン領域

115・・・ゲイト絶縁膜(酸化珪素)


16・・・ゲイト電極(燐ドープされたシリコン)

17・・・ソース、ドレイン領域


18・・・層間絶縁物

19・・・金属配線・電極(窒化チタン/アルミニウ


[[1]]



【图2】



[[8]3]



フロントページの続き

(51) Int. Cl. '

識別記号 广内整理番号

FI

技術表示箇所

HO 1 L 21/324

Z 8617-4M

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内